Dept. of ECE, National Institute of Technology, Hamirpur-177005, Himachal Pradesh, India;
4-transistor design; Canonical signed digit; constant input; garbage output; linear transformation; reversible gate; sub expression elimination; testability;
机译:基于可逆逻辑的低功率,高速16×16 Vedic乘法机椭圆曲线加密系统的性能改进
机译:使用线性变换优化基于可逆逻辑的加法和移位乘法器
机译:基于FinFET的功率高效,低泄漏和面积高效的DWT升降架构,使用电源门控和可逆逻辑
机译:基于线性变换基于高速和低功耗可逆逻辑的高效规范符号数字乘法
机译:一维和二维高通量递归和非递归数字滤波器的设计,采用规范符号数字系数并使用遗传算法消除子表达式。
机译:较低的力量线性速度和司进人的妇女排球运动员中的方向速度
机译:低功耗4 * 4规范符号数字乘法器使用90nm技术