Electronics and Microelectronics Department, University of Mons, Mons, Belgium;
机译:用于异构系统中的硬件加速器(RTL)(RTL)和软件任务(CPU)之间的负载分布的动态调度器实现
机译:在基于FPGA的加速器中进行性能,功耗和精度折衷的快速设计探索
机译:基于FPGA的加速器中性能,功耗和精度之间的权衡的快速设计探索
机译:基于FPGA的硬件加速:CPU / Accelerator接口探索
机译:使用具有自定义硬件的软核心CPU加速计算机视觉算法
机译:基于FPGA的加速器家族用于近似字符串匹配
机译:基于高吞吐量FPGA的硬件加速器,用于使用高级合成放气的压缩和减压