Graduate School of Info. Sci. Tech., Osaka Univ., Toyonaka, Osaka 560-8531, Japan;
high-level synthesis; design methodology; passive network monitor; multi-way synchronization; concurrent EFSMs;
机译:基于FPGA电路的高速网络入侵检测系统
机译:基于FPGA电路的高速网络入侵检测系统
机译:用于实现异步NULL约定逻辑电路的FPGA逻辑元件的设计
机译:高速网络监视器FPGA电路的设计与实现
机译:带有可重新配置S盒的高速DES实现,用于基于FPGA的新兴网络应用。
机译:减少车辆网络中PAPR的FPGA上神经网络实现方法的实用指南
机译:高速网络监控FpGa电路的设计与实现