首页> 外文会议>12th Asian test symposium >Yield, Overall Test Environment Timing Accuracy, and Defect Level Trade-offs forHigh-Speed Interconnect Device Testing
【24h】

Yield, Overall Test Environment Timing Accuracy, and Defect Level Trade-offs forHigh-Speed Interconnect Device Testing

机译:高速互连设备测试的良率,总体测试环境时序精度和缺陷级别的折衷

获取原文
获取原文并翻译 | 示例

著录项

  • 来源
    《12th Asian test symposium 》|2003年|348-353|共6页
  • 会议地点 Xian(CN);Xian(CN)
  • 作者

  • 作者单位
  • 会议组织
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号