高性能处理器中ECC纠错码的设计及实现

摘要

纠错码是信道编码的一种,它的出现是为了在数据从发送端到接收端的传输过程中保护数据的正确性,数据的正确性建立在增加冗余码的基础上.本文通过对纠错码工作原理的分析与研究,设计并实现了处理器设计中64位数据的编码与译码,通过Verilog HDL的模拟结果表明:对于数据中的1位错误能够进行纠正,并且检测因为传输而导致的两位错误.本文的理论同时可以应用于128位或是更高位的处理器设计中,文章讨论表明随着数据位数的增加,纠错的效率也会增加.