基于叠加高斯过程的数字噪声产生方法FPGA实现

摘要

目前在数字通信系统设计中，为了检测通信质量的好坏，需要在噪声环境下对系统进行测试。在测试时，通常采用在射频上对发送数据用模拟的方法添加噪声，用数字的方法添加噪声一直以来都是一个难点。本文设计了一种基于叠加高斯过程的数字噪声产生方法，运用QuartusⅡ结合Modelsim软件对该方法进行了硬件编程仿真，在FPGA上进行了实际测试，并与单路高斯噪声进行了性能比较。