面向大规模ASIC验证的多FPGA芯片间高速通信技术

摘要

受容量和其他资源限制,大规模ASIC芯片的FPGA原型系统验证常常需要采用多片FPGA芯片.因此,高效的多FPGA芯片间通信机制成为设计一个验证系统的重要工作.本文介绍了一种FPGA芯片间高速多路串行通信的实现技术和方法,给出了多路串行通信架构,设计了报文传输格式,同时对链路训练过程进行了优化设计.综合布线和实际测试结果表明,该多路串行通信技术以一种简单的方式实现了多个FPGA芯片之间的高效数据通信。