高精度增量式编码器计数系统抗干扰设计

摘要

为了提高二维转台高精度增量式编码器计数的抗干扰能力和可靠性,设计了一种编码器计数系统.硬件采用Butterworth低通放大电路,抑制输入模拟信号上的高频尖峰干扰.设计了幅值补偿和相位补偿电路以改善信号质量,提高系统噪声裕度.利用CPLD逻辑电路将整形后的方波信号计数沿变换为中断低电平脉冲,在处理器中断软件中进行计数,简化了硬件设计,降低了系统对噪声的敏感度.在中断处理软件中,判断计数脉冲的有效性并控制中断脉宽,防止噪声引起的误触发错误计数.实验结果表明,在0.5(”)商精度转台编码器应用中,计数系统中断计数周期20μs,计数频率达到50kHz,在强噪声环境下能够可靠计数.