一种可重构的FFT和Viterbi算法高效处理单元

摘要

FFT算法和Viterbi算法在数字通信系统中运用十分广泛,在传统通信系统中两者硬件结构都是分立实现的,占用了较多的硬件资源.本文对FFT和Viterbi算法过程进行了分析,根据两种算法的特点提出了一种可重构的FFT和Viterbi算法的通用处理单元结构,采用Verilog硬件描述语言进行了具体设计实现,并利用Modelsim10.1c和Xilinx ISE14.4工具完成了仿真和综合.该结构可以根据配置信号进行配置从而实现两种不同的功能,此外,FFT和Viterbi算法共用处理单元中的部分资源,提高了硬件利用率.实验结果表明,相对于两个算法的单独实现,本文提出的可重构单元节省了硬件资源.同时通过修改配置就可以方便对系统进行重构,具有较高的灵活性.