高性能处理器运算部件自检错技术研究

摘要

随着高性能计算机系统的规模越来越大,对处理器可靠性的要求越来越高.然而,随着技术的发展,单处理器芯片的软错误率呈上升趋势.本文对适用于高性能处理器运算部件的自检错技术进行了分析,从检错覆盖率和面积开销两方面做了详细的比较,并提出了几点设计方法.研究表明，通过对运算部件各功能模块建立软错误对计算结果的影响模型，进而得到准确的检错覆盖率分析;在设计处理器运算部件自检错电路时要兼顾面积开销和错误覆盖率;从设计上优化电路面积的同时还应考虑时序的影响，增加的检测电路不能影响运算部件正常的时序要求;充分利用多余的时序，因为在时序约束不严格的情况卜，综合出来的电路面积会小很多;在一定的场合可以考虑对检测电路采用流水的方式，以达到减小面积的效果。