利用计算机并行口调试FPGA硬件系统

摘要

本文提出了一种使用计算机并行口调试FPGA硬件系统的方法.这种方法可以通过计算机并行口对FPGA硬件系统上的寄存器和存储器进行读写操作.该方法用于复杂的FPGA硬件系统的设计或ASIC设计中,不仅降低了检测和调试难度,而且有利于缩短开发周期.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号