基于LVDS总线的误码率测试系统设计

摘要

本文介绍了一种基于LVDS总线误码率闭环测试系统的实现方法,该系统由编写的PC端软件控制与观察,首先将软件产生的M序列分帧由FPGA处理后发送到被测设备,被测设备收到数据后再将其返回到FPGA处理,最后将FPGA收回的数据返回PC端与最初发送出去的数据进行比对,如果有误码,误码率与误帧率以及测试过程中出错的位置都会显示在界面上,该过程重复进行1000000帧测得系统误码率为0.该方法在硬件电路上采用FPGA控制,完成对数据的串并转换、CRC校验和HDLC加解帧处理,由PC端软件产生M序列测试数据,减轻了硬件电路产生伪随机数设计的繁琐,实现简单,控制方便.