首页> 中文会议>2007年全国惯性技术学术年会 >Verilog HDL在数字系统设计中的运用

Verilog HDL在数字系统设计中的运用

摘要

Verilog HDL(硬件描述语言)是目前世界上使用最广泛的符合IEEE标准的硬件描述语言之一,在数字系统设计的仿真和综合领域中有着强大的发展潜力。本文通过一个实例一卡式电话计费器的设计,介绍了用硬件描述语言Verilog HDL设计数字系统的方法,展现了Verilog HDL在数字系统设计上的优越性。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号