基于FPGA的QPSK调制解调系统的设计与实现

摘要

本文介绍了基于FPGA的高速全数字QPSK调制解调系统的实现方法,并设计了一种能够同时锁定频偏误差和时偏误差的方案.针对调制信号,重点介绍了Coatas环和Gardner环,并分别给出了它们的Matlab仿真图和Modelsim仿真图.本系统已经在硬件平台上成功运行,传输速率可达到8Mbit/s,能够锁定1％以内的频偏和0.1％以内的时偏.