一种基于FPGA的突发调制解调性能测试方法

摘要

分析了数字通信系统中影响调制解调性能的主要因素，并介绍了一种在基带信号中加入数字噪声和数字频偏的突发调制解调性能测试方法。其中数字噪声的带宽根据符号速率的变化范围而动态改变，从而实现在码元速率变化范围较大的情况下满足一定的信噪比的要求。已采用FPGA具体实现验证，可适用于码元速率在64～8 192 ksps范围内变化、频偏在码元速率±1％范围内变化的多速率数据传输性能测试系统中，实现结构简单，参数实时可变，使用方便灵活，性能稳定可靠。