基于多相分解滤波的FPGA高速加法器

摘要

在现有高速加法器设计中由于本身的串行或并行结构造成硬件的物理延迟和进位链使得加法器的速度很难提高，运算速率在200MHz-300MHz之间。针对速度问题，对数据进行多相分解滤波。此方法采用了数字滤波器的设计思路，改进了传统加法器流水线加法方式。该方法经过验证，运算速率可达400MHz以上。在多天线雷达信号处理中实现高速信号处理，工作频率优于串行或并行高速加法器。