时钟信号

摘要： 9.LVDS接口电路各种不同规格的图像信号经主芯片UM1(MT5505)与外挂的DDR3组成的格式转换后,再经LVDS接口电路,将数字RGB信号转换成LVDS格式信号从上屏插座输出送往液晶屏TCON电路。该机芯主芯片送出的LVDS信号有两种:一种是1920×1080格式的LVDS信号,共10对LVDS信号(包括8对图像数据信号和2对时钟信号),从插座JP7输出,如图33所示;另一种是1336×768格式的LVDS信号,共5对LVDS信号(包括4对图像数据信号和1对时钟信号)。

摘要： 交通灯是一种在道路交叉路口控制红、黄、绿三色信号灯按规定时间顺序交替点亮的应用型电路。文章基于Multisim14,结合实际,对十字路口交通通行进行了简单设计。倒计时计数器以两个74LS192集成芯片为核心,控制交通灯亮灯的时间;JK触发器与门电路集成芯片74LS00、74LS08、74LS04等组成主控电路,对红、黄、绿三种信号灯的工作状态进行转换;计数器74LS190与数据选择器74LS157组合设计作为交通灯白天与夜间模式的自动切换输入信号。整个系统设计的预定功能经Multisim14仿真都可以实现,具有实用性。

摘要： 随着半导体制造技术的不断进步,CMOS工艺器件制造工艺已经发展到了纳米级别,元件尺寸不断减小,集成电路结构及版图复杂化程度不断提高,器件彼此之间不匹配现象也随之越来越严重,从而在一定程度上影响到射频/模拟集成电路的性能,甚至会导致电路不能正常工作。这一失配现象会影响到多路模拟系统、差分对、电流镜、带隙基准电压源、A/D转换器、D/A转换器这些基本的模拟电路单元结构;在数字系统这类大规模存储器的设计中,也必须考虑晶体管失配对子存储单元时钟信号的影响,因此匹配也同样重要。在一定程度上来说,在特定工艺下器件失配程度决定了电路的最终设计精度和成品率。

摘要： 针对在便携式机箱狭小内部空间中相接各个模块,承担着信息能量传输交换功能PCB上的微带线存在电磁耦合干扰问题,提出了基于模型化简的建模仿真分析方法.文中将机箱模型建模并基于微绕理论简化模型,结合机箱内部PCB及其上微带线的电磁特征建模,并在微带线上添加相应的时钟信号激励和负载,实现了不用PCB间微带线的耦合特性仿真分析.结果表明,当与干扰PCB相对空间位置为垂直或平行时,微带线的耦合电压峰值分别为1.3 mV和0.5 mV,整体变化趋势与时钟信号上升下降沿相关;垂直和平行PCB上的耦合电压分别呈正相关和负相关关系.

摘要： 本文提出一种高精度时钟信号占空比校正方法,采用环路负反馈的理论产生延时控制电压,并通过延时可控的占空比调整电路来产生高精度占空比的时钟信号.基于0.18μm工艺对所提出的校正方法进行了具体电路设计和PVT全面仿真验证,输入频率在100 MHz占空比变化范围6％～97％时,该方法都可以动态精确输出频率为100 MHz占空比为50％的信号,最大误差小于0.28％,功耗仅为4.8 mW,为高精度ADC采样和转换提供了高效的解决方案.

摘要： 介绍了雷达数据信号的传输特点,对H3C路由器传输雷达V.24/RS232同步数据进行技术分析和测试实验,针对不同时钟模式的同步接口采用不同的对接方案,并应用于新疆空管局库车雷达站雷达信号的传输.

摘要： 设计了一种时钟、本振信号混合光纤传输系统,采用了半导体激光器外调制和波分复用/解复用技术,采用4个波长的光载波实现了2路时钟信号和2路本振信号1000m距离的光纤传输.通过试验测量对比了光纤传输和电缆传输中射频信号相位噪声劣化程度的不同,同时验证了链路中增加多级光纤连接器带来的影响,结果表明该系统可以为无人值守等新型雷达提供新的信号传输方案.

摘要： UltraSoC和Agile Analog宣布了一项合作,旨在通过将UltraSoC的嵌入式片上分析与Agile Analog的先进片上模拟监测半导体知识产权(IP)相结合,提供业界最全面的、基于硬件的网络安全基础设施。这种结合将能够检测和预防“模拟干扰”网络攻击,这些攻击可通过篡改电源或时钟信号等底层系统,从而规避传统的安全措施。UltraSoC最近推出的网络安全产品监测数字电路的功能行为,为网络安全领域增加了一层纵深防御,并以硬件速度检测和缓解网络威胁。Agile Analog在模拟领域提供了诸如电压、温度和定时传感器等一系列并行的“智能”监测器,用于检测旁信道攻击或表征可能有网络攻击的异常行为。将系统级数字监测和模拟功能结合在一起,将带来一种能够实现基于硬件的网络安全的整体方案。

摘要： 时钟信号常用于同步电路,保证着相关电子组件得以同步运作。被形容为电子产品的心脏,可见时钟对电子产品的重要性。传统的时钟使用石英晶体通过晶体振荡产生电子心跳,实现精确的节奏。但这些晶体的成本昂贵、易磨损,从而影响其精准性,并且开发过程复杂.

摘要： IEEE 1588v2 是网络测量和控制系统的精密时钟同步协议标准,采用主从同步的方式,利用网络的对称性和路径延时测量,实现主从时钟的同步,精度可以达到微秒级,适用于分组网络频率和时间同步,是当前主流的地面有线时钟同步技术。

摘要： 本文将两路时钟信号作为泵浦光，与连续探测光一同耦合进高非线性光纤中，四波混频产生的两路闲频光作为整形后的时钟信号，并通过控制两路时钟信号之间的相对时间延迟来减小光纤四波混频干扰。研究了整形前时钟信号占空比的变化与整形后时钟质量的关系以及最佳占空比下输入时钟信号和输出时钟信号的相对幅度抖动的关系，发现在占空比在由小到大变化的过程中，整形后时钟信号的质量总体上先变好后变坏;在最佳占空比0.14下，两路时钟信号的相对幅度抖动由原来的13.934 9％和13.958 6％下降到2.03％和2.12％，表明了该方案的可行性。

摘要： 在面阵驱动电路设计中,经常遇到具有3种电平状态(零电平、正、负电平),同时电平幅值较高的时钟信号驱动电路设计的问题是以往线阵CCD驱动电路设计中从未遇见过的.本文提供一种满足新任务需求的驱动面阵CCD器件时钟信号的实现方法及电路。

摘要： 32环PET是属于高档大型的核医学影像设备,对时间的测量精度要求很严格,因此本文研究了基于第二代32环PET的时钟&通信控制器.它不仅实现了时钟和同步时钟的多路扇出,而且实现了单路和多路、单路和本地之间的RS232串口通信控制.经实验测试表明:根据本文描述的设计方法,所设计的时钟&通信控制器各通道之间的时钟信号的差值小于2nS,通道之间的通信在波特率为38400、距离为20m以上的情况下,通信功能完全正常.

摘要： 本文将STAR微电阻率成像电路原理及操作方法结合起来，针对STAR微电阻率成像测井四大影响因素（外界环境影响、极板压力、增益选择、时钟信号及同步信号）进行分析，提供方法以便获得理想的成像效果图。

摘要： 本文分别从硬件与软件的角度研究了基于S3C2410的汽车记录仪数据采集系统的设计,对采集系统中三大主要模块即:实时时钟信号模块,车速采集模块,开关量模块分别进行了研讨,经过实验证明,将此采集系统应用于汽车记录仪中采集精度高,抗干扰性强,取得了良好的效果,同时它性能可靠,价格低廉,该系统具有很好的应用前景和较高的通用性与实用性。

摘要： 本文基于半速率时钟传输的CDR(Clock and Data Recovery)电路,在时钟的上升沿和下降沿同时采样数据,因此要求时钟信号的占空比达到50%,本文在互补相位占空比调节器的基础上进行改进,设计实现了一种新的占空比调节器(Duty Cycle Corrector)电路.版图模拟结果显示,在输入信号的占空比从40%-60%变化时,经过调节器后可获得占空比为50%±0.5%的互补时钟信号,可以有效地降低CDR电路的输出时钟抖动.

摘要： 提出了一种实用的H桥功率驱动电荷泵电路,该电路利用系统内部振荡器产生的时钟信号实现对电荷泵电路输出信号的控制.在30V电源电压下,输入时钟信号通过控制高、低端驱动电路快速对电容进行交替充放电,使电荷泵电路的输出高低电平最终分别达到41V和11.5V左右,上升下降时间小,从而对外电路功率管进行准确、稳定地操作。

摘要： 随着工艺技术和制造技术提高，以及航天摄影技术发展，面阵CCD越来越被广泛的应用于航天摄影技术领域。在面阵驱动电路设计中，经常遇到一些比较特殊的驱动信号设计。这些信号设计在以往线阵CCD驱动电路设计中从来没有遇见过的。本文提供给出了满足新任务需求的驱动面阵CCD器件时钟信号的实现方法及电路。

摘要： 本文通过采集时钟信号时间间隔误差(TIE或称PHASE)数据而得到的TIE性能曲线,对SDH光纤传输时钟同步网中输出时钟信号的常见性能问题进行了较为深入细致的分析,指出SDH输出时钟性能问题产生的原因;针对不同问题提出了不同解决方案,主要有针对有关光缆温度特性影响时钟性能问题的时钟链路设计优化方案,针对SDH时钟输出电路提出了优化改进的电路设计方案--一个"治标"方案.

摘要： 有用时钟偏差技术可以有效提高系统性能,并广泛应用在高性能芯片中.目前EDA工具已集成了有用偏差优化技术,但EDA工具自动的有用时钟偏差存在一些不足:有用时钟偏差利用不充分;有用时钟偏差的借用容易引起保持时间时序的大量违例.本文针对上述问题对EDA工具集成的有用时钟偏差技术进行优化.本文通过分析关键路径及其相关路径的建立时间和保持时间时序得到确定借用时间.并编写相应的tcl脚本,方便将优化方法应用到后端设计流程中.实验数据证实,该方法在建立时间时序平均优化23.257％的情况下,保持时间时序的恶化不超过5％,很好地解决了上述问题.

摘要： 本发明涉及一种用于借助首要时钟信号(202)对次要时钟信号(204)的时钟故障进行监测的数字探测电路(100)，该数字探测电路包括具有时钟输入端(108)、数据输入端(106)、Q输出端(110)以及复位输入端(112)的触发器(102)，并且还包括具有时钟输入端(114)、复位输入端(128)以及计数值输出端(116)的n比特计数器(104)。根据本发明的数字探测电路将避免达到亚稳定状态并且还检测在一个周期时间内次要时钟信号(204)的多次状态变化，因此适于操作安全相关的组件，这些组件也能够被用于核电站中。为此，触发器(102)与n比特计数器(104)彼此通电接通，并且其中n≥2，在n比特计数器(104)的时钟输入端(114)处施加首要时钟信号(202)，在触发器(102)的时钟输入端(108)处施加次要时钟信号(204)，在触发器(102)的数据输入端(106)上施加常量信号，触发器(102)的Q输出端(110)与n比特计数器(104)的复位输入端(128)相连，并且n比特计数器(104)的计数值输出端(116)通过连接其间的逻辑门电路(122)与触发器(102)的复位输入端(112)相连。

摘要： 本发明提出了一种从周期数据信号中提取时钟信号的时钟信号提取设备，包括：相位检测器(104，106)，用于检测所述数据信号和上升沿时钟信号的上升沿之间的第一相位差，并且检测所述数据信号和下降沿时钟信号的下降沿之间的第二相位差；以及时钟发生器(110，112)，用于产生所述上升沿时钟信号，从而使所述第一相位差最小，产生所述下降沿时钟信号，从而使所述第二相位差最小，并且根据所述第一相位差和第二相位差来产生所述时钟信号。本发明还提出了一种从周期数据信号中提取时钟信号的方法。

摘要： 本发明公开了一种时钟信号输出方法、装置及时钟信号输出系统。该方法包括：获取反馈控制电路中参考时钟信号与受控信号的相位差；根据所述相位差补偿所述受控信号，生成目标时钟信号；输出所述目标时钟信号。通过上述技术方案，实现了快速锁定目标时钟信号的相位，输出目标时钟信号的精度和速度。

摘要： 本发明涉及一种用于向电子设备提供具有可调节的时钟频率的时钟信号的时钟电路。所述时钟电路适合于接收关于所述电子设备的环境级别的信息以及根据所述环境级别动态地控制所述时钟信号的所述时钟频率。基于所述环境级别的所述时钟电路输出频率的动态控制使得能够对所述电子设备进行自动化功率性能控制。本发明还涉及一种包括适合于设置电子设备操作的环境级别的环境设置单元和时钟电路的电子设备。此外，涉及一种向电子设备提供具有可调节的时钟频率的时钟信号的方法，其中时钟电路接收关于所述电子设备的环境级别的信息；并且其中根据所述环境级别，所述时钟电路动态地控制所述时钟信号的所述时钟频率。

摘要： 本发明涉及一种用于借助首要时钟信号(202)对次要时钟信号(204)的时钟故障进行监测的数字探测电路(100)，该数字探测电路包括具有时钟输入端(108)、数据输入端(106)、Q输出端(110)以及复位输入端(112)的触发器(102)，并且还包括具有时钟输入端(114)、复位输入端(128)以及计数值输出端(116)的n比特计数器(104)。根据本发明的数字探测电路将避免达到亚稳定状态并且还检测在一个周期时间内次要时钟信号(204)的多次状态变化，因此适于操作安全相关的组件，这些组件也能够被用于核电站中。为此，触发器(102)与n比特计数器(104)彼此通电接通，并且其中n≥2，在n比特计数器(104)的时钟输入端(114)处施加首要时钟信号(202)，在触发器(102)的时钟输入端(108)处施加次要时钟信号(204)，在触发器(102)的数据输入端(106)上施加常量信号，触发器(102)的Q输出端(110)与n比特计数器(104)的复位输入端(128)相连，并且n比特计数器(104)的计数值输出端(116)通过连接其间的逻辑门电路(122)与触发器(102)的复位输入端(112)相连。

摘要： 本发明提出了一种从周期数据信号中提取时钟信号的时钟信号提取设备，包括：相位检测器(104，106)，用于检测所述数据信号和上升沿时钟信号的上升沿之间的第一相位差，并且检测所述数据信号和下降沿时钟信号的下降沿之间的第二相位差；以及时钟发生器(110，112)，用于产生所述上升沿时钟信号，从而使所述第一相位差最小，产生所述下降沿时钟信号，从而使所述第二相位差最小，并且根据所述第一相位差和第二相位差来产生所述时钟信号。本发明还提出了一种从周期数据信号中提取时钟信号的方法。

摘要： 本申请提供了一种时钟信号产生电路、时钟信号产生方法及电子设备，属于通信技术领域。由于该时钟信号产生电路中，是由控制字生成电路、初始时钟生成电路和展频时钟生成电路等数字电路，先基于展频参数生成频率控制字，再基于频率控制字生成目标占空比的初始时钟信号，最后再基于该初始时钟信号的目标占空比和频率控制字进行展频处理得到展频时钟信号，即整个展频过程由数字电路执行，因此无需控制包括该时钟信号产生电路的电子设备停止工作，即不影响电子设备正常运转。且该时钟信号产生电路可以实现对各类影响展频结果的展频参数(如，展频深度)的实时调节，展频灵活性较高。

摘要： 本发明涉及一种时钟信号接收电路及时钟信号传输电路。其中，时钟信号接收电路，包括：RS触发单元、第一负反馈单元、第二负反馈单元、第一反相器、第二反相器、第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管。本发明通过第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管构成动态锁存，与第一负反馈单元、第二负反馈单元构成负反馈通路，第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管级联交叉耦合的方式实现差分信号传递，降低信号传输的整体功耗，同时确保信号传递的稳定性，并且增加了时钟频率的工作范围。

摘要： 提供了一种数字相位插值器、时钟信号发生器和包括该时钟信号发生器的易失性存储设备。时钟信号发生器包括：内部信号发生器，被配置为基于外部时钟信号生成相互具有相位差的第一内部信号和第二内部信号；第一相位插值器，被配置为响应于第一控制信号而用第二内部信号对第一内部信号进行插值，并生成第一插值信号；第二相位插值器，被配置为响应于第二控制信号而用第二内部信号对第一内部信号进行插值，并生成第二插值信号；以及选择器，被配置为响应于选择信号而选择第一插值信号和第二插值信号中的任何一个，并且输出所选择的插值信号作为内部时钟信号。

摘要： 本发明涉及实时时钟技术领域，公开一种实时时钟信号补偿电路及实时时钟信号补偿方法。本发明先通过振荡器模块产生初始时钟信号，然后通过温度采集模块采集当前温度，并将当前温度转换为当前温度信号后传输至数字补偿模块，再通过数字补偿模块根据当前温度信号确定目标补偿频率，并根据目标补偿频率和初始时钟信号生成目标实时时钟信号。本发明通过数字补偿模块根据当前温度信号确定目标补偿频率，并根据目标补偿频率和初始时钟信号生成目标实时时钟信号，相较于现有的直接校准晶体振荡器频率，本发明上述方式能够根据当前温度信号直接补偿数字补偿模块中的数字秒时钟计数器的计数值，从而能够在晶体振荡器的温度影响下，准确产生实时时钟信号。