首页> 外国专利> Multi-chip package with reduced calibration time and ZQ calibration method thereof

Multi-chip package with reduced calibration time and ZQ calibration method thereof

机译:具有减少校准时间和ZQ校准方法的多芯片封装

摘要

A multi-chip package with reduced calibration time and an impedance control (ZQ) calibration method thereof are provided. A master chip of the multi-chip package performs a first ZQ calibration operation by using a ZQ resistor, and then, the other slave chips simultaneously perform second ZQ calibration operations with respect to data input/output (DQ) pads of the slave chips by using a termination resistance value of a DQ pad of the master chip on the basis of a one-to-one correspondence relationship with the DQ pad of the master chip. The multi-chip package completes ZQ calibration by performing two ZQ calibration operations, thereby decreasing a ZQ calibration time.
机译:提供了一种具有降低的校准时间和阻抗控制(ZQ)校准方法的多芯片封装。 多芯片封装的主芯片通过使用ZQ电阻执行第一ZQ校准操作,然后,其他从芯片相对于从属芯片的数据输入/输出(DQ)焊盘同时执行第二ZQ校准操作 基于与主芯片的DQ焊盘的一对一对应关系,使用主芯片的DQ焊盘的终止电阻值。 通过执行两个ZQ校准操作,多芯片包完成ZQ校准,从而降低ZQ校准时间。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号