首页> 外国专利> Multi-stage sigma-delta analog-to-digital converter with dither

Multi-stage sigma-delta analog-to-digital converter with dither

机译:具有抖动的多级Sigma-Delta模数转换器

摘要

Techniques to implement subtractive dither in a multi-stage ADC. Subtractive dither involves adding a first dither signal at a first node and adding a second dither signal at a second node (which can be the same as the first node), where the first and second dither signal combine and sum to approximately zero. By utilizing subtractive dither in a multi-stage ADC, the headroom requirements of a loop filter in a main loop of the ADC and the range requirements of a feedback DAC in the main loop can both be relaxed.
机译:在多级ADC中实现减去抖动的技术。 减法抖动涉及在第一节点处添加第一抖动信号,并在第二节点(其可以与第一节点相同)的第二抖动信号,其中第一和第二抖动信号组合和总和大约零。 通过利用在多级ADC中的减度抖动,ADC主环路中的环路滤波器的余频要求和主环中的反馈DAC的范围要求都可以放松。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号