首页> 外国专利> Circuit arrangement for the delayed signal in the case of voltage inadmissible to the effects of ends by means of a voltage, in particular for measuring - and regulation systems

Circuit arrangement for the delayed signal in the case of voltage inadmissible to the effects of ends by means of a voltage, in particular for measuring - and regulation systems

机译:在电压不允许端电压影响的情况下用于延迟信号的电路装置,特别是用于测量和调节系统

摘要

机译:

著录项

  • 公开/公告号DE1064630B

    专利类型

  • 公开/公告日1959-09-03

    原文格式PDF

  • 申请/专利权人 SIEMENS AG;

    申请/专利号DE1958S057937

  • 发明设计人 GLUENDER DIPL-ING GEORG;

    申请日1958-04-22

  • 分类号H04B3/10;

  • 国家 DE

  • 入库时间 2022-08-23 19:57:46

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号