首页> 外国专利> Circuit arrangement for reducing the resistance to faults digital measurements of the period duration of the frequency of sensor signals protected part in anti-lock systems.

Circuit arrangement for reducing the resistance to faults digital measurements of the period duration of the frequency of sensor signals protected part in anti-lock systems.

机译:用于减少故障抵抗力的电路装置数字测量防抱死系统中受保护部分的传感器信号频率的持续时间。

摘要

机译:

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号