• 主题
高级搜索  >
历史搜索 清空历史
首页> 外国专利> CIRCUIT ARRANGEMENT FOR DETERMINING INPUT IMPEDANCE AND REDUCING LOADING ERRON OF INDICTION-TYPE SINGLE-DECADE DIVIDER

CIRCUIT ARRANGEMENT FOR DETERMINING INPUT IMPEDANCE AND REDUCING LOADING ERRON OF INDICTION-TYPE SINGLE-DECADE DIVIDER

机译：用于确定电感式单十进制分压器的输入阻抗和减小负载误差的电路布置

页面导航
  • 著录项
  • 相似文献

摘要

机译：

著录项

  • 公开/公告号PL252240A2

    专利类型

  • 公开/公告日1985-12-17

    原文格式PDF

  • 申请/专利权人 POLITECHNIKA SLASKA IM WINCENT;

    申请/专利号PL19850252240

  • 发明设计人 SKUBIS TADEUSZ;

    申请日1985-03-04

  • 分类号G01R;

  • 国家 PL

  • 入库时间 2022-08-22 07:40:28

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号