首页> 外国专利> basis for a verbindungsnetzwerk a node for fast packet switching.

basis for a verbindungsnetzwerk a node for fast packet switching.

机译:verbindungsnetzwerk的基础,用于快速数据包交换的节点。

摘要

PCT No. PCT/EP90/02010 Sec. 371 Date Jul. 29, 1992 Sec. 102(e) Date Jul. 29, 1992 PCT Filed Nov. 27, 1990 PCT Pub. No. WO91/08633 PCT Pub. Date Jun. 13, 1991.A basic element for the interconnection network of a fast packet switching node, where a synchronization is made at bit input stream level, the cell beginning is identified and a stream conversion from the serial form to a word parallel form is performed. Cells are thus transformed in a completely parallel form and in the same form they are cyclically discharged in the subsequent cell time in a memory, where cells are written and read in a shared way on the basis of instructions given by a control unit, thus performing the switching function. The control unit is essentially based on the use of a content-addressed associative memory, where a fraction of the routing header and a code indicating the time sequence on which the cells are stored. Memory outgoing cells are reconverted from a completely parallel form to a form having the length of one word and therefore in a completely serial form at a bitrate equal to the input one.
机译:PCT号PCT / EP90 / 02010第Sec。 371日期1992年7月29日秒102(e)日期,1992年7月29日,PCT,1990年11月27日提交,PCT Pub。 PCT公开号WO91 / 08633。日期1991年6月13日,快速分组交换节点的互连网络的基本元素,其中在比特输入流级别进行同步,识别信元开头,并将流从串行形式转换为字并行形式被执行。因此,单元以完全并行的形式进行转换,并以相同的形式在随后的单元时间内循环放电到存储器中,在该单元中,根据控制单元给出的指令以共享方式写入和读取单元,从而执行切换功能。控制单元主要基于内容寻址的关联存储器的使用,其中一部分路由标题和一个代码指示存储单元的时间顺序。存储器输出单元从完全并行的形式转换为具有一个字的长度的形式,因此以等于输入的比特率的完全串行的形式被转换。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号