首页> 外国专利> High speed method for maintaining cache coherency in a multi- level, set associative cache hierarchy

High speed method for maintaining cache coherency in a multi- level, set associative cache hierarchy

机译:一种用于在多级,设置关联的缓存层次结构中维护缓存一致性的高速方法

摘要

A cache memory system includes multiple cache levels arranged in a hierarchical fashion. A data item stored in a higher level cache level is also stored in all lower level caches. The most recent version of a data item is detected during an initial lookup of a higher level cache. The initial lookup of a higher level cache includes a comparison of address bits for the next lower level cache. Thus the most recent version of a data item is able to be detected without additional lookups to the lower level cache.
机译:高速缓冲存储器系统包括以分级方式布置的多个高速缓存级别。存储在较高级别的高速缓存级别中的数据项也存储在所有较低级别的高速缓存中。在更高级别高速缓存的初始查找期间检测到数据项目的最新版本。较高级高速缓存的初始查找包括对下一个较低级高速缓存的地址位的比较。因此,能够检测数据项的最新版本,而无需对低级缓存进行额外的查找。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号