首页> 外国专利> EXECUTION UNIT ARCHITECTECTURE TO SUPPORT x86 INSTRUCTION SET AND x86 SEGMENTED ADDRESSING

EXECUTION UNIT ARCHITECTECTURE TO SUPPORT x86 INSTRUCTION SET AND x86 SEGMENTED ADDRESSING

机译：执行单元体系结构支持x86指令集和x86分段寻址

页面导航

摘要
著录项
相似文献

摘要

A microprocessor execution unit includes an arithmetic unit and an addressing unit. The arithmetic unit performs arithmetic and logical operations on operands. The addressing unit operates in conjunction with the arithmetic unit to calculate offsets, limits, and linear addresses in a single cycle.

机译：微处理器执行单元包括算术单元和寻址单元。算术单元对操作数执行算术和逻辑运算。寻址单元与算术单元一起运行，以在单个周期内计算偏移量，极限和线性地址。

著录项

公开/公告号EP0772817B1

专利类型
公开/公告日2001-09-19

原文格式PDF
申请/专利权人 NAT SEMICONDUCTOR CORP;
展开▼

申请/专利号EP19960914774
发明设计人 THOMSON THOMAS W.;TAM HONAKI J.;
展开▼

申请日1996-05-23
分类号G06F9/355;G06F7/48;
国家 EP
入库时间 2022-08-22 01:17:07

相似文献

专利
外文文献
中文文献