首页> 外国专利> COMPILER-BASED CACHE LINE OPTIMIZATION

COMPILER-BASED CACHE LINE OPTIMIZATION

机译:基于编译器的缓存线优化

摘要

Cache line optimization involves computing where cache misses are in a control flow and assigning probabilities to cache misses. Cache lines may be scheduled on the assigned probabilities and where the cache misses are in the control flow. Cache line probabilities may be calculated based on the relationship of the cache line and where the cache misses are in the control flow. A control flow may be pruned before calculating cache line probabilities. Function call sites may be used to prune the control flow. Address generation of a cache miss may be duplicated to speculatively hoist address generation and the associated prefetch. References may be selected for optimization, identifying cache lines, and mapping the selected references. Dependencies within the cache lines may be determined and the cache lines may be scheduled based on the determined dependencies and probabilities of usefulness. Instructions may be scheduled based on the scheduled cache lines and the target machine model to maximize outstanding memory transactions. Cache lines may be scheduled across call sites.
机译:高速缓存行优化涉及计算控制流中高速缓存未命中的位置,并为高速缓存未命中分配概率。可以根据分配的概率以及控制流中的高速缓存未命中位置来安排高速缓存行。可以基于高速缓存线的关系以及高速缓存未命中在控制流中的位置来计算高速缓存线概率。在计算高速缓存行概率之前,可以修剪控制流。函数调用站点可用于修剪控制流。高速缓存未中的地址生成可以被复制以推测性地提升地址生成和相关联的预取。可以选择参考进行优化,标识高速缓存行以及映射所选参考。可以确定高速缓存行内的依赖关系,并且可以基于所确定的依赖关系和有用概率来调度高速缓存行。可以基于调度的高速缓存行和目标机器模型来调度指令,以最大化未完成的存储器事务。可以在呼叫站点之间计划缓存行。

著录项

  • 公开/公告号WO0197041A2

    专利类型

  • 公开/公告日2001-12-20

    原文格式PDF

  • 申请/专利权人 SUN MICROSYSTEMS INC.;

    申请/专利号WO2001US18969

  • 发明设计人 KOSCHE NICOLAI;

    申请日2001-06-13

  • 分类号G06F12/00;

  • 国家 WO

  • 入库时间 2022-08-22 00:38:03

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号