要解决的问题:提高CPU的总体性能,并减小高速缓存存储器的物理大小和功耗。
解决方案:L2高速缓存502由L2标签506通过总线510控制,并由L3标签508通过总线512控制。L3高速缓存504仅由L3标签508通过总线512控制。L2高速缓存502是L3高速缓存504的一部分,存储在L2高速缓存502中的信息514也存储在L3高速缓存504中。由于存储在L2高速缓存502中的信息514也同时存储在L3高速缓存504中,在L2高速缓存502和L3高速缓存504中都生成了back-back。
COPYRIGHT:(C)2003,JPO
公开/公告号JP2003242028A
专利类型
公开/公告日2003-08-29
原文格式PDF
申请/专利权人 HEWLETT PACKARD CO HP;
申请/专利号JP20030006722
申请日2003-01-15
分类号G06F12/08;
国家 JP
入库时间 2022-08-22 00:17:34