首页> 外国专利> Apparatus for encryption of Data Encryption Standard of Cipher Block Chaining mode

Apparatus for encryption of Data Encryption Standard of Cipher Block Chaining mode

机译:密码块链接模式的数据加密标准的加密设备

摘要

PURPOSE: A data encryption standard(DES) encryption device of an encryption block chain method is provided to reduce the timing by moving the position of input buffer register into the exclusive logic sum operation block required to the DES operation, thereby improving the performance of the DES encryption device. CONSTITUTION: A data encryption standard(DES) encryption device of an encryption block chain method includes a pair of exclusive logic sum operation blocks(51,52). In the DES encryption device, the input buffer registers(IBR(L),IBR(R)) include an exclusive logic sum operation block(51) receiving the output of the left register(A0) and the input of the left input bus, a left input buffer register(IBR(L)) for receiving the output of the exclusive logic sum operation block(51), the exclusive logic sum operation block(52) for receiving the output of the right register(B0) and the input of the right input bus and the right input buffer register(IBR(R)) receiving the output of the exclusive logic sum operation block(52).
机译:目的:提供一种加密块链方法的数据加密标准(DES)加密设备,以通过将输入缓冲区寄存器的位置移至DES操作所需的异或逻辑和运算块中来减少时序,从而提高加密性能。 DES加密设备。组成:一种加密块链方法的数据加密标准(DES)加密设备包括一对排他逻辑和运算块(51,52)。在DES加密设备中,输入缓冲寄存器(IBR(L),IBR(R))包括一个异或逻辑和运算块(51),用于接收左寄存器(A0)的输出和左输入总线的输入,左输入缓冲寄存器(IBR(L))用于接收异或逻辑和运算块(51)的输出,异或逻辑和运算块(52)用于接收右寄存器(B0)的输出和输入右输入总线和右输入缓冲寄存器(IBR(R))接收异或逻辑和运算块(52)的输出。

著录项

  • 公开/公告号KR100418575B1

    专利类型

  • 公开/公告日2004-02-14

    原文格式PDF

  • 申请/专利权人

    申请/专利号KR20020018163

  • 发明设计人 임영원;

    申请日2002-04-03

  • 分类号H04L9/06;

  • 国家 KR

  • 入库时间 2022-08-21 22:47:31

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号