首页> 外国专利> Controlling transistor involves setting latch to a defined state, lowering potential on second node, lowering potential on first node if potential difference between nodes exceeds defined level

Controlling transistor involves setting latch to a defined state, lowering potential on second node, lowering potential on first node if potential difference between nodes exceeds defined level

机译:控制晶体管包括将锁存器设置为定义的状态,降低第二节点上的电势,如果节点之间的电势差超过定义的电平则降低第一节点上的电势

摘要

The method involves applying a first defined positive potential to a latch stage's (11) first supply node (13) connected to a transistor (10) control connection, applying a reference potential to a second latch node (14) connected to the transistor's source, setting the latch to a defined state with the transistor on or off, lowering the second node potential, lowering that on the first node if the potential difference between nodes exceeds a defined level.
机译:该方法包括将第一定义的正电势施加到连接到晶体管(10)控制连接的锁存级(11)的第一电源节点(13),将参考电势施加到连接到晶体管源极的第二锁存节点(14),在晶体管导通或截止的情况下将锁存器设置为定义的状态,降低第二节点的电势,如果节点之间的电势差超过定义的电平,则降低第一节点的电势。

著录项

  • 公开/公告号DE10331544B3

    专利类型

  • 公开/公告日2004-09-30

    原文格式PDF

  • 申请/专利权人 INFINEON TECHNOLOGIES AG;

    申请/专利号DE2003131544

  • 发明设计人 JANKOWSKI MACIEJ;ROGL STEPHAN;

    申请日2003-07-11

  • 分类号H03K17/06;H03K17/687;

  • 国家 DE

  • 入库时间 2022-08-21 22:43:16

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号