Processor and method including a cache having confirmation bits for improving address-predictable branch instruction target predictions

机译： 包括具有用于提高地址可预测的分支指令目标预测的确认位的高速缓存的处理器和方法

机译： 包括高速缓存的处理器和方法，该高速缓存具有用于提高地址可预测的分支指令目标预测的确认位

机译： 包括高速缓存的处理器和方法，该高速缓存具有用于提高地址可预测分支指令目标预测的确认位