首页> 外国专利> VERIFICATION TECHNIQUE FOR LSI DEVELOPMENT

VERIFICATION TECHNIQUE FOR LSI DEVELOPMENT

机译:LSI开发的验证技术

摘要

PPROBLEM TO BE SOLVED: To provide an efficient and effective verification technique for use in verifying a block whose operation and output signal vary depending on the timing and order of input signals. PSOLUTION: An input/output analysis test bench is provided which associates and integrates an input analysis test bench for analyzing the input signals and an output analysis test bench for analyzing the output signals. The input/output analysis test bench has a mechanism for verifying in real time the determination of inhibiting action upon detecting an expected output signal from the test bench analyzing the expected operation and input signal of the block to be verified. PCOPYRIGHT: (C)2005,JPO&NCIPI
机译:

要解决的问题:提供一种有效且有效的验证技术,用于验证其操作和输出信号根据输入信号的时序和顺序而变化的块。

解决方案:提供了一个输入/输出分析测试台,该输入/输出分析测试台关联并集成了用于分析输入信号的输入分析测试台和用于分析输出信号的输出分析测试台。输入/输出分析测试台具有一种机制,该机制用于在检测到来自测试台的预期输出信号后,实时地分析抑制动作的确定,该预期输出信号分析了待验证块的预期操作和输入信号。

版权:(C)2005,JPO&NCIPI

著录项

  • 公开/公告号JP2004362096A

    专利类型

  • 公开/公告日2004-12-24

    原文格式PDF

  • 申请/专利权人 CANON INC;

    申请/专利号JP20030157541

  • 发明设计人 MURAYAMA KOHEI;

    申请日2003-06-03

  • 分类号G06F11/22;G06F12/16;

  • 国家 JP

  • 入库时间 2022-08-21 22:29:32

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号