首页> 外国专利> System and method for generating 128-bit cyclic redundancy check values with 32-bit granularity

System and method for generating 128-bit cyclic redundancy check values with 32-bit granularity

机译:用于生成具有32位粒度的128位循环冗余校验值的系统和方法

摘要

A System and Method for generating Cyclic Redundancy Check (CRC) values in a system adapted simultaneously handling a plurality of blocks in parallel is described. Included is a memory or other storage device for storing data blocks, wherein the memory or storage device is adapted to output a plurality of data blocks in parallel. A data bus provides a data path wide enough to accommodate the parallel data blocks and is further coupled to a plurality of CRC cores coupled to the data bus, wherein CRC values are calculated for every combination of data blocks on the data bus. A multiplexer coupled to the CRC cores selects the output of one of the CRC cores based on the number of valid data blocks on the data bus. Once the correct CRC value has been calculated, it is appended to a data segment, comprised of a group of data blocks, for transmission to another device.
机译:描述了一种系统和方法,该系统和方法用于在适于同时并行处理多个块的系统中生成循环冗余校验(CRC)值。包括用于存储数据块的存储器或其他存储设备,其中该存储器或存储设备适于并行输出多个数据块。数据总线提供足够宽的数据路径以容纳并行数据块,并且进一步耦合到耦合到数据总线的多个CRC核,其中,针对数据总线上的数据块的每个组合计算CRC值。耦合到CRC内核的多路复用器根据数据总线上有效数据块的数量选择CRC内核之一的输出。一旦计算出正确的CRC值,它将被附加到一个数据段,该数据段由一组数据块组成,以传输到另一个设备。

著录项

  • 公开/公告号US2005193316A1

    专利类型

  • 公开/公告日2005-09-01

    原文格式PDF

  • 申请/专利权人 ADDISON CHEN;

    申请/专利号US20040783345

  • 发明设计人 ADDISON CHEN;

    申请日2004-02-20

  • 分类号G11B5/00;G06K5/04;G11B20/20;H03M13/00;

  • 国家 US

  • 入库时间 2022-08-21 22:23:35

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号