首页> 外国专利> VLSI implementation of metastability-based random number generator using delay ladders

VLSI implementation of metastability-based random number generator using delay ladders

机译:使用延迟梯的基于亚稳定性的随机数发生器的VLSI实现

摘要

A random number generator includes a chain of pairs of D-type flip-flops 205, 215 . . . having D and L inputs, a chain of substantially identical cascaded upper buffers 210,220 . . . each having a predetermined delay d1 and respective output taps. There is a chain of substantially identical cascaded lower buffers 240,260 . . . each having a predetermined delay d2, and respective output taps, wherein d1≠d2. A first one of the pair of D-type flip flops 205 has its D and L inputs connected to a respective output tap of one of the upper buffers 210 and a respective output tap of one of the lower buffers 240, and a second one of the pair of D-type flip flops has its D and L inputs connected to a respective output tap of one of the lower buffers 260 and a respective output of one of the upper buffers 215. The common clock input 201 is connected to the first inputs of both the cascaded upper buffers and the cascaded lower buffers 210, 220 . . . and 240, 260 . . . . A metastability detector 275,280 285,290,295 . . . for each individual flip-flop of the chain of flip flops, and a respective metastability detector connected to the Q output of each respective flip-flop. The metastability detectors have a counting feature to count a number of times that each of the respective metastability detector signals a metastable state, and one flip-flop of the pair flip-flops having the most metastable detector states is selected to generate random numbers from its output.
机译:随机数发生器包括一对成对的D型触发器205、215。 。 。具有D和L输入,一串基本相同的级联上缓冲器210,220。 。 。每个都有预定的延迟d 1 和相应的输出抽头。存在一串基本相同的级联下缓冲器240,260。 。 。每个具有预定延迟d 2 ,以及各自的输出抽头,其中d 1 ≠d 2 。一对D型触发器205中的第一个具有连接到上缓冲器210之一的相应输出抽头和下缓冲器240之一的相应输出抽头的D和L输入,以及第二缓冲器中的第二个。这对D型触发器的D和L输入分别连接到一个下部缓冲器260的一个输出抽头和一个上部缓冲器215的一个输出。公共时钟输入201连接到第一输入级联的上缓冲器和级联的下缓冲器210、220中的一个。 。 。和240,260。 。 。 。亚稳检测器275,280 285,290,295。 。 。对于触发器链中的每个单独的触发器,以及连接到每个相应触发器的Q输出的相应亚稳检测器。亚稳态检测器具有计数功能,以计数每个相应的亚稳态检测器发出亚稳态状态的次数,并且选择具有最亚稳态检测器状态的一对触发器中的一个来从其稳态触发器中生成随机数。输出。

著录项

  • 公开/公告号US2005004959A1

    专利类型

  • 公开/公告日2005-01-06

    原文格式PDF

  • 申请/专利权人 LASZLO HARS;

    申请/专利号US20040801768

  • 发明设计人 LASZLO HARS;

    申请日2004-03-15

  • 分类号G06F1/02;

  • 国家 US

  • 入库时间 2022-08-21 22:19:40

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号