要解决的问题:通过有效而准确地操作目标电路的电路延迟来减少设计人员的工作量或缩短设计周期。
解决方案:设计支持设备300通过检测部分302检测对象电路的路径,并通过灵敏度公式计算部分303计算每个路径的灵敏度公式,并计算每个构成电路元件的元素灵敏度Sc由元素灵敏度计算部分304确定每个路径的路径,并由路径灵敏度计算部分305计算每个路径的路径灵敏度Sp,并由路径指定部分306指定其路径灵敏度Sp最大化的校正对象路径,以及通过电路元件确定部分307从构成校正对象路径的电路元件中指定元件灵敏度被最大化的校正对象电路元件,并且通过校正部分309通过校正当前电路延迟值Td来计算电路延迟值Rd,以及判定部310判定是否改善了目标电路的电路延迟。
版权:(C)2007,J PO&INPIT
公开/公告号JP2006268479A
专利类型
公开/公告日2006-10-05
原文格式PDF
申请/专利权人 FUJITSU LTD;
申请/专利号JP20050086146
发明设计人 HONMA KATSUMI;
申请日2005-03-24
分类号G06F17/50;H01L21/82;
国家 JP
入库时间 2022-08-21 21:53:25