首页> 外国专利> Architectural level throughput based power modeling methodology and apparatus for pervasively clock-gated processor cores

Architectural level throughput based power modeling methodology and apparatus for pervasively clock-gated processor cores

机译:普遍采用时钟门控处理器内核的基于架构级别吞吐量的功率建模方法和装置

摘要

A method, system, and apparatus for estimating the power dissipated by a processor core processing a workload, where the method includes analyzing a reference test case to generate a reference workload characteristic. Analyzing an actual workload to generate an actual workload characteristic. Performing a power analysis for the reference test case to establish a reference power dissipation value. Estimating an actual workload power dissipation value responsive to the actual and reference workload characteristics and the reference power dissipation value
机译:一种用于估计由处理工作负载的处理器核心所消耗的功率的方法,系统和装置,其中该方法包括分析参考测试用例以生成参考工作负载特性。分析实际工作负载以生成实际工作负载特征。对参考测试用例进行功率分析,以建立参考功耗值。响应于实际和参考工作负载特性以及参考功率消耗值,估算实际工作负载功率消耗值

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号