要解决的问题:通过简化处理并减少硬件数量来实现通用数据错误检测/纠正。解决方案:该存储设备设置有非易失性存储器10,用于存储添加了检错位的控制数据,易失性存储器40,用于设备1的操作,数据读取电路20用于读取存储在存储器10中的控制数据,并且用于检测所读取的控制数据的错误,数据写入电路30,用于将电路20读取的控制数据之中的几乎没有错误的数据写入存储器40,错误检测电路50,用于读取写在存储器40中的数据,并在存储器40和历史写入电路60不工作时的时序中连续检测数据的错误。当该电路检测到数据错误时如图50所示,控制电路20,并且再次从存储器10读取数据,并且再次将数据写入存储器40,从而可以恢复数据。
版权:(C)2007,日本特许厅&INPIT
公开/公告号JP2007025777A
专利类型
公开/公告日2007-02-01
原文格式PDF
申请/专利号JP20050203003
申请日2005-07-12
分类号G06F12/16;
国家 JP
入库时间 2022-08-21 21:11:27