首页> 外国专利> MASTER BIAS CURRENT GENERATING CIRCUIT WITH DECREASED SENSITIVITY TO SILICON PROCESS VARIATION

MASTER BIAS CURRENT GENERATING CIRCUIT WITH DECREASED SENSITIVITY TO SILICON PROCESS VARIATION

机译:主偏置电流生成电路,对硅工艺变化的敏感性降低

摘要

A master bias current generating circuit includes a current source, a first reference leg, and a second reference leg. The first reference leg includes a first transistor having a first size parameter coupled to the current source and a first diode having a second size parameter coupled to the first transistor. The second reference leg includes a second transistor having a third size parameter less than the first size parameter coupled to the current source and a second diode having a fourth size parameter greater than the second size parameter coupled to the second transistor.
机译:主偏置电流产生电路包括电流源,第一参考脚和第二参考脚。第一参考脚包括具有耦合至电流源的第一尺寸参数的第一晶体管和具有耦合至第一晶体管的第二尺寸参数的第一二极管。第二参考脚包括第二晶体管,该第二晶体管的第三尺寸参数小于耦合至电流源的第一尺寸参数;第二二极管,第二二极管的第四尺寸参数大于耦合至第二晶体管的第二尺寸参数。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号