首页> 外国专利> Method and apparatus for performing incremental placement for layout-driven optimizations on field programmable gate arrays

Method and apparatus for performing incremental placement for layout-driven optimizations on field programmable gate arrays

机译:用于在现场可编程门阵列上执行布局驱动的优化的增量放置的方法和装置

摘要

A method for designing a system on a target device utilizing field programmable gate arrays (FPGAs) includes placing new logic elements (LEs) at preferred locations on a layout of an existing system. Illegalities in placement of the new LEs are resolved.
机译:一种用于使用现场可编程门阵列(FPGA)在目标设备上设计系统的方法,包括在现有系统的布局上的首选位置放置新的逻辑元件(LE)。解决了放置新LE的非法问题。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号