首页> 外国专利> Cache coherency control method, chipset, and multi-processor system

Cache coherency control method, chipset, and multi-processor system

机译:高速缓存一致性控制方法,芯片组和多处理器系统

摘要

In a multi-processor system, counting snoop results bottlenecks the broadcast-based snoop protocol. The directory-based protocol delays the latency when remote node caches data. There is a need for shortening the memory access latency using a snoop and cache copy tag information. When the local node's cache copy tag information is available, the memory access latency can be shortened by omitting a process to count snoop results. When memory position information is used to update the cache copy tag during cache replacement, it is possible to increase a ratio to hit a copy tag during reaccess from the local node.
机译:在多处理器系统中,对侦听结果的计数使基于广播的侦听协议成为瓶颈。当远程节点缓存数据时,基于目录的协议会延迟延迟。需要使用侦听和缓存复制标签信息来缩短存储器访问等待时间。当本地节点的缓存副本标签信息可用时,可以通过省略对侦听结果进行计数的过程来缩短内存访问延迟。当在缓存替换期间使用内存位置信息更新缓存副本标签时,可以增加从本地节点重新访问期间命中副本标签的比率。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号