首页> 外国专利> Method and apparatus for performing post-placement functional decomposition on field programmable gate arrays using binary decision diagrams

Method and apparatus for performing post-placement functional decomposition on field programmable gate arrays using binary decision diagrams

机译:使用二进制决策图在现场可编程门阵列上执行贴装后功能分解的方法和装置

摘要

A method for designing a system on a field programmable gate array (FPGA) includes using binary decision diagrams (BDDs) to perform functional decomposition on a design for the system after placement.
机译:一种用于在现场可编程门阵列(FPGA)上设计系统的方法,该方法包括使用二进制决策图(BDD)对放置后的系统设计进行功能分解。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号