首页> 外国专利> ROUTER DESIGN FOR 3D NETWORK-ON-CHIP

ROUTER DESIGN FOR 3D NETWORK-ON-CHIP

机译:3D片上网络的路由器设计

摘要

A network-on-chip router which includes an input buffer, an input controller connected to said input buffer, an arbiter connected to said input controller, a crossbar connected to said arbiter and said input buffer, and an output buffer connected to said crossbar. The network-on-chip router minimizes propagation time of data through the router by ensuring that the propagation delay of data through an input buffer is less than the combined propagation delay of data through an input controller and arbiter.
机译:片上网络路由器,包括输入缓冲器,连接到所述输入缓冲器的输入控制器,连接到所述输入控制器的仲裁器,连接到所述仲裁器和所述输入缓冲器的交叉开关以及连接到所述交叉开关的输出缓冲器。片上网络路由器通过确保通过输入缓冲区的数据传播延迟小于通过输入控制器和仲裁器的数据组合传播延迟,来最小化通过路由器的数据传播时间。

著录项

  • 公开/公告号US2011243147A1

    专利类型

  • 公开/公告日2011-10-06

    原文格式PDF

  • 申请/专利权人 BIPUL C. PAUL;

    申请/专利号US20100751811

  • 发明设计人 BIPUL C. PAUL;

    申请日2010-03-31

  • 分类号H04L12/56;

  • 国家 US

  • 入库时间 2022-08-21 18:12:00

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号