首页> 外国专利> Hardware based parallel processing cores with multiple threads and multiple pipeline stages

Hardware based parallel processing cores with multiple threads and multiple pipeline stages

机译:具有多个线程和多个流水线级的基于硬件的并行处理核心

摘要

A pipelined out-of-order process and system for handling data packets in a network device. The process and system are scalable to support throughput in excess of 10 Gbps. The system includes a set of processing cores that offload the table look up operations and similar operations from the central processing unit. The central processing unit receives the requisite data needed for performing forwarding, routing, NAT, firewall maintenance and similar operation on data packets from the set of processing cores.
机译:流水线乱序过程和系统,用于处理网络设备中的数据包。该过程和系统可扩展,以支持超过10 Gbps的吞吐量。该系统包括一组处理核心,这些核心从中央处理单元分担了表查找操作和类似操作。中央处理单元从一组处理核心接收对数据包执行转发,路由,NAT,防火墙维护和类似操作所需的必要数据。

著录项

  • 公开/公告号US8059650B2

    专利类型

  • 公开/公告日2011-11-15

    原文格式PDF

  • 申请/专利权人 SUHAS A. SHETTY;DE B. VU;

    申请/专利号US20070932656

  • 发明设计人 SUHAS A. SHETTY;DE B. VU;

    申请日2007-10-31

  • 分类号H04L12/28;

  • 国家 US

  • 入库时间 2022-08-21 17:26:47

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号