首页> 外国专利> Pareto data generation program, method and apparatus for automatic circuit design, and automatic circuit design program, method and apparatus

Pareto data generation program, method and apparatus for automatic circuit design, and automatic circuit design program, method and apparatus

机译:用于自动电路设计的帕累托数据生成程序,方法和装置以及自动电路设计程序,方法和装置

摘要

A set of pareto optimal solutions that are non-dominated solutions in a solution specification space for respective items in requirement specification is extracted with a combination of a circuit configuration including a specific function and a process constraint condition. Furthermore, pareto optimal solutions are extracted for all combinations of the circuit configuration and the process constraint condition, and pareto optimal solutions are extracted for the respective process constraint conditions. When such extracted data is distributed to designers, it is possible to reduce time to generate the pareto optimal solutions, and the designers can design the optimum circuit having a desired function by using such extracted data.
机译:通过包括特定功能的电路配置和过程约束条件的组合,提取一组pareto最优解,它们是需求规范中各个项目的解决方案规范空间中的非主导解决方案。此外,针对电路配置和过程约束条件的所有组合提取对等最优解,并且针对各个过程约束条件提取对等最优解。当将这样的提取的数据分发给设计者时,可以减少生成最优解的时间,并且设计者可以通过使用这样的提取的数据来设计具有期望功能的最优电路。

著录项

  • 公开/公告号JP5267398B2

    专利类型

  • 公开/公告日2013-08-21

    原文格式PDF

  • 申请/专利权人 富士通株式会社;

    申请/专利号JP20090219920

  • 发明设计人 新田 泉;劉 宇;

    申请日2009-09-25

  • 分类号G06F17/50;

  • 国家 JP

  • 入库时间 2022-08-21 16:57:42

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号