首页> 外国专利> Information processing apparatus having memory clock setting function and memory clock setting method

Information processing apparatus having memory clock setting function and memory clock setting method

机译:具有存储器时钟设置功能的信息处理设备和存储器时钟设置方法

摘要

A memory clock setting function acquires the band of a memory bus, and acquires the total band of a CPU bus and the I/O buses. When the band of the memory bus is greater than the total band of the CPU bus and I/O buses, the clock rate less than or equal to the current operation clock of a memory is selected so that the band of the memory bus may not be less than the total band of the CPU bus and the I/O buses, and the selected clock rate is set as the operation clock of the memory to a memory controller.
机译:存储器时钟设置功能获取存储器总线的频带,并获取CPU总线和I / O总线的总频带。当内存总线的带宽大于CPU总线和I / O总线的总带宽时,选择小于或等于内存当前操作时钟的时钟速率,以使内存总线的带宽可能不小于CPU总线和I / O总线的总带宽,并且所选时钟速率被设置为存储器到存储器控制器的操作时钟。

著录项

  • 公开/公告号JP5119882B2

    专利类型

  • 公开/公告日2013-01-16

    原文格式PDF

  • 申请/专利权人 富士通株式会社;

    申请/专利号JP20070301663

  • 发明设计人 鈴木 貴善;

    申请日2007-11-21

  • 分类号G06F12;

  • 国家 JP

  • 入库时间 2022-08-21 16:56:38

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号