首页> 外国专利> - FMA REDUCING POWER CONSUMPTION IN A FUSED MULTIPLY-ADD FMA UNIT RESPONSIVE TO INPUT DATA VALUES

- FMA REDUCING POWER CONSUMPTION IN A FUSED MULTIPLY-ADD FMA UNIT RESPONSIVE TO INPUT DATA VALUES

机译:-FMA降低了用于输入数据值的融合多模FMA单元中的功耗

摘要

In an embodiment, a combined multiplication-add (FMA) circuit is configured to receive a plurality of input data values and perform FMA instructions on the input data values. The circuit includes an adder unit coupled to an output of a multiplier unit and a multiplier unit and a control logic that receives input data values and reduces switching operations to reduce power consumption of one or more components of the circuit according to one or more values of the input data values. . Other embodiments are described and claimed.
机译:在一个实施例中,组合的乘法-加法(FMA)电路被配置为接收多个输入数据值并对该输入数据值执行FMA指令。该电路包括耦合到乘法器单元和乘法器单元的输出的加法器单元以及控制逻辑,该控制逻辑接收输入数据值并减少开关操作以根据电路的一个或多个值来减少电路的一个或多个组件的功耗。输入数据值。 。描述和要求保护其他实施例。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号