首页> 外国专利> REDUNDANT TIMER SYSTEM AND METHOD

REDUNDANT TIMER SYSTEM AND METHOD

机译:冗余计时器系统和方法

摘要

A scalable system and method for redundant timing. A clock CTo is set to counta time To. One more time increment ei are defined for other clocks CTi, eachto count a times Ti=Ti-1 + ei. After the earliest time that a timer CTjcompletes counting its time, an event E is caused to occur and an event F iscaused to occur with regard to at least one of the timers CTk, k being aninteger from j+1 to N.
机译:用于冗余定时的可扩展系统和方法。时钟CTo设置为计数时间到。为其他时钟CTi定义了一个额外的时间增量ei计数一次Ti = Ti-1 + ei。最早的时间之后就是定时器CTj完成计算时间,导致事件E发生,事件F关于定时器CTk中的至少一个而导致发生,其中k是从j + 1到N的整数。

著录项

  • 公开/公告号CA2624371C

    专利类型

  • 公开/公告日2016-06-28

    原文格式PDF

  • 申请/专利权人 VERISIGN INC.;

    申请/专利号CA20062624371

  • 发明设计人 GALLANT JOHN;

    申请日2006-09-19

  • 分类号G04F8;

  • 国家 CA

  • 入库时间 2022-08-21 14:22:00

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号