首页> 外国专利> Behavioral simulation model for clock-data recovery phase-locked loop

Behavioral simulation model for clock-data recovery phase-locked loop

机译:时钟数据恢复锁相环的行为仿真模型

摘要

Method and non-transitory computer-readable medium storing instructions for simulating a phase-locked loop measures a first phase of a data signal and a second phase of a reference clock signal in a phase-locked loop to be simulated, filters the first phase of the data signal by a threshold function of a lock detection module of the phase-locked loop to be simulated, and adjusts the second phase of the reference clock signal to align with the filtered first phase of the data signal.
机译:存储用于模拟锁相环的指令的方法和非暂时性计算机可读介质,在待模拟的锁相环中测量数据信号的第一相位和参考时钟信号的第二相位,对滤波器的第一相位进行滤波通过锁相环的锁定检测模块的阈值函数对数据信号进行仿真,并调整参考时钟信号的第二相位与滤波后的数据信号的第一相位对齐。

著录项

  • 公开/公告号US9898561B2

    专利类型

  • 公开/公告日2018-02-20

    原文格式PDF

  • 申请/专利权人 ALTERA CORPORATION;

    申请/专利号US201514723153

  • 发明设计人 BO ZHOU;AJAY NAGARANDAL;

    申请日2015-05-27

  • 分类号H04L7;G06F17/50;H03L7/08;H04L7/033;

  • 国家 US

  • 入库时间 2022-08-21 12:56:32

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号