首页> 外国专利> SYSTEM AND METHOD FOR IMPLEMENTING VERIFICATION IP FOR PRE-SILICON FUNCTIONAL VERIFICATION OF A LAYERED PROTOCOL

SYSTEM AND METHOD FOR IMPLEMENTING VERIFICATION IP FOR PRE-SILICON FUNCTIONAL VERIFICATION OF A LAYERED PROTOCOL

机译:为分层协议的siliconsilic功能验证实施验证IP的系统和方法

摘要

An embodiment herein provides a method for implementing verification IP for pre-silicon functional verification of a layered protocol. The method includes generating serially connected layer blocks. A layer block includes modular components that may be enabled or disabled to change a functionality of the layer block. The modular components include a layer core, a stimulus handler, one or more transmit routers and one or more receive routers. The layer core implements the complete functionality of the layer block. The stimulus handler drives input stimulus transactions into the layer core of the layer block. The one or more transmit routers routes one or more transmit core transactions from the layer core to the connected succeeding layer block. The one or more receive routers routes one or more receive core transactions from the succeeding layer block to the layer core.
机译:本文的实施例提供了一种用于实现用于分层协议的硅前功能验证的验证IP的方法。该方法包括生成串行连接的层块。层块包括可以被启用或禁用以改变层块的功能的模块化组件。模块化组件包括一个层核心,一个激励处理程序,一个或多个发送路由器和一个或多个接收路由器。层核心实现了层块的完整功能。刺激处理程序将输入的刺激交易驱动到层模块的层核心中。一个或多个发送路由器将一个或多个发送核心事务从层核心路由到所连接的后续层块。一个或多个接收路由器将一个或多个接收核心事务从后续的层块路由到层核心。

著录项

  • 公开/公告号US2020311225A1

    专利类型

  • 公开/公告日2020-10-01

    原文格式PDF

  • 申请/专利权人 SILICONCH SYSTEMS PVT LTD;

    申请/专利号US201916370654

  • 发明设计人 KAUSTUBH KUMAR;PAVITRA BALASUBRAMANIAN;

    申请日2019-03-29

  • 分类号G06F17/50;G01R31/317;

  • 国家 US

  • 入库时间 2022-08-21 11:22:33

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号