一种基于形式化的FPGA软件安全性验证方法及验证系统

摘要

本发明公开了一种基于形式化的FPGA软件安全性验证方法及验证平台，属于可编程逻辑器件软件测试技术领域。其方法包括，获取FPGA软件通用安全性设计要求信息，根据FPGA软件通用设计要求信息生成SVA断言模板；提取拟验证的安全性设计准则及待测FPGA软件信息，并从待测FPGA软件中提取待测信号信息；将拟验证的安全性设计准则与SVA断言模板进行映射，从SVA断言模板选取目标SVA断言并生成待执行SVA断言；将待执行SVA断言以及待测FPGA软件的源代码输入形式化验证工具完成形式化验证并输出安全性验证报告。本发明通过上述方法和执行该方法的验证平台解决了通过人工编写测试用例，并进行仿真验证所带来的开发周期长、通用化程度低等诸多问题和不足。