一种驱动电路、驱动IC、驱动设备、显示设备

摘要

本申请涉及一种驱动电路、驱动IC、驱动设备、显示设备，该驱动电路包括：第一数据处理模块，接收第一数据并基于第一数据产生时钟信号和第二数据，第一数据中表征数据0和1的波形占空比均大于0，且0和1的波形存在至少一处电平不同；时钟信号包括至少四个不同相位的时钟跳变沿，至少一个时钟跳变沿位于电平不同处，至少三个时钟跳变沿分别与表征数据0和1的波形的数据跳变沿所对应；以位于电平不同处的时钟跳变沿对第一数据采样产生第二数据；第二数据处理模块，用于产生与第一数据同相位的第三数据，其中，第三数据基于第二数据，以与数据跳变沿所对应的时钟跳变沿产生表征数据0或1的波形，以此来消除因驱动IC级联导致的时钟延迟。